

Gegeben sei nachfolgende Wahrheitstabelle:

X2	X1	X0	Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	0

Schreiben Sie das Ergebnis der Funktion y als disjunktive Normalform.

Verwenden Sie zur Darstellung der Negation ein selbst gewähltes Zeichen (z.B. ! > < \$).

$$y = (!x_2 \wedge !x_1 \wedge x_0) \vee (!x_2 \wedge x_1 \wedge !x_0) \vee (x_2 \wedge !x_1 \wedge x_0) =$$


$$= \bar{x}_2 \bar{x}_1 x_0 + \bar{x}_2 x_1 \bar{x}_0 + x_2 \bar{x}_1 x_0$$

Manche digitale Schaltungen werden mit bipolaren Transistoren realisiert, in denen diese die Rolle von Schaltern übernehmen. Welche der nachfolgenden Zustände wird von den Transistoren **nicht** eingenommen?

- ☒ geleert
- ☐ gesättigt
- ☐ gesperrt

Der Leistungsverbrauch von CMOS-Bausteinen ist direkt proportional mit der Frequenz.

Erklären Sie anhand des Schaltbildes eines Inverters wie dieser funktioniert und wie diese Abhängigkeit entsteht.



1. Fall: $U_e = \text{Low}$ $U_a = \text{High}$
 2. Fall: $U_e = \text{High}$ $U_a = \text{Low}$

$$P_v = V_{DD} \cdot I = V_{DD} \cdot Q \cdot f = V_{DD}^2 \cdot C_{P_v} \cdot f$$

Bei jedem Schaltvorgang müssen die Gates umgeladen werden

=> Desto höhere Frequenz => Mehr Umladen => Mehr Leistungsverbrauch


Folgende Übersicht zeigt die Logikpegel von TTL und CMOS.

TTL In	TTL Out	CMOS In	CMOS Out
< 0.8	< 0.4	< 1.5	< 0.1
> 2.0	> 2.7	> 3.5	> 4.9

Welche der nachfolgenden Aussagen ist richtig?

- ☒ TTL-Out auf CMOS-In kann zu Problemen führen.
- ☐ CMOS-Out auf TTL-In kann zu Problemen führen.
- ☐ Keine der vorherigen zwei Aussagen stimmt.

Gegeben die Ausgangsstufe eines Tri-State-Bausteins:



Welche der nachfolgenden Aussagen trifft im HiZ-Zustand zu:

- ☒ Kein Transistor leitet.
- ☐ Der untere Transistor leitet.
- ☐ Beide Transistoren leiten.
- ☐ Der obere Transistor leitet.

Welche der nachfolgenden Aussagen bezogen auf RS-Flip-Flops (RS-FF) sind korrekt?

- ☒ RS-FF haben einen unerlaubten Zustand.
- ☐ RS-FF reagieren schneller auf die Änderung des R-Eingangs als des S-Eingangs.
- ☒ Durch ein Clock-Signal wird die Zeit verkürzt, in der ein RS-FF auf Eingänge reagiert.

Gegeben sind ein D-Flip-Flop und ein T-Flip-Flop (siehe unten).

In beiden Fällen ist vor der aktiven Flanke des Clocks das Signal am Eingang (D bzw. T) "0" und der Ausgang (= Inhalt) des Flip-Flops „1". Was wird der Zustand des Ausgangs (Q) nach der aktiven Flanke des Clocks sein?



- ☒ Ausgang des D-Flip-Flops ist 0
- ☐ Ausgang des D-Flip-Flops ist 1
- ☐ Ausgang des T-Flip-Flops ist 0
- ☒ Ausgang des T-Flip-Flops ist 1

Gegeben sind ein D-Flip-Flop und ein T-Flip-Flop (siehe unten).

In beiden Fällen ist vor der aktiven Flanke des Clocks das Signal am Eingang (D bzw. T) "1" und der Ausgang (= Inhalt) des Flip-Flops „0". Was wird der Zustand des Ausgangs (Q) nach der aktiven Flanke des Clocks sein?



- ☒ Ausgang des T-Flip-Flops ist 0
- ☐ Ausgang des T-Flip-Flops ist 1
- ☐ Ausgang des D-Flip-Flops ist 0
- ☒ Ausgang des D-Flip-Flops ist 1


Warum wird ein taktzustandsgesteuertes Flip-Flop auch "transparentes Latch" genannt?

Da neue Signale am Eingang direkt am Ausgang wiedergegeben werden, => Kein Warten auf Clock

Welche der nachfolgenden Aussagen bezogen auf Binärzähler sind korrekt?

- ☐ Ein asynchroner Binärzähler benötigt ein Resetsignal, um bei 0 zu beginnen, ein synchroner nicht.
- ☒ Ein synchroner Binärzähler ist schneller als ein asynchroner.
- ☒ Ein synchroner Binärzähler benötigt mehr Bausteine als ein asynchroner.

Gegeben ist folgende Schaltung:



Welche der nachfolgenden Änderungen ist vorzunehmen, um einen Zähler zu erhalten, der nicht 12 sondern 14 Schritte zählt:

- ☒ Eingang Q1 des Gatters nicht mehr invertieren.

Eine integrierte Schaltung hat die nachfolgenden Spezifikationen.

Wie groß ist der Störspannungsabstand (EN: noise margin)?

Wie hoch ist die maximale Arbeitsfrequenz?

V _{IH} min	2.0 V
V _{IL} max	0.8 V
V _{OH} min	2.7 V
V _{OL} max	0.4 V
t _{pd} max	10 ns

Maximale Arbeitsfrequenz: $\frac{1}{t_{pd\max}} = \frac{1}{10\text{ns}} = 100\text{MHz}$

$$\text{Noise Margin High} = V_{OH} - V_{IH} = 0,7V$$

Noise Margin Low = $V_{OL} - V_{IL} = 0,4V$

Geben Sie zwei Vorteile an, die differentielle Busschaltungen im Vergleich zu single-ended Busschaltungen haben.

Besser gegen Störungen

Weitere Strecken können überwunden werden

In welchen Anwendungen sind isolierende Schaltungen notwendig?

Falls Sie eine niedrige Isolationsspannung benötigen und hohe Frequenzen verwenden, welche Type von Isolationsschaltung würden Sie bevorzugen? Induktiv

Um Ground Loops bei unterschiedlichen Supplies zu verhindern

Wenn unterschiedliche Ground Potentiale vorhanden sind

Bei großen Potentialunterschieden

	Pro	Con
Optical	Low cost High isolation Noise immunity	Low speed High power
Capacitive	High speed Low power	E noise
Inductive	High speed Lowest power	M noise

Würden Sie eine Oszillatorschaltung mit einem Quarzkristall einer Oszillatorschaltung mit R und C vorziehen?

Warum?

Parameter	Quartz crystal	Capacitor
Initial tolerance	20 ppm	5 %

1. 2. 3. 4. 5. 6. 7. 8. 9. 10.

Warum?

Ja, Quarz hat weniger drift

Parameter	Quartz crystal	Capacitor
Initial tolerance	20 ppm	5 %
Temperature drift	0.05 ppm/K	0.1 %/K
Aging	5 ppm/year	2 %/year

Welche der nachfolgenden Aussagen zu flüchtigen Speichern sind korrekt?

- ☐ SRAM benötigen mehr Strom als DRAM.
- ☒ SRAM sind schneller als DRAM.
- ☐ DRAM verliert die Daten beim Abschalten der Spannung, SRAM nicht.
- ☒ Im SRAM wird die Information in einem Flip-Flop gespeichert.

Welche der nachfolgenden Aussagen zu Festwertspeichern sind korrekt?

- ☒ Flash ermöglicht eine höhere Speicherdichte als EPROM.
- ☒ Bei einem EPROM kann jede Speicherzelle einzeln gelöscht werden, bei Flash nicht.
- ☐ EPROM sind günstiger als Flash.
- ☒ Sowohl EPROM als auch Flash erlauben eine begrenzte Anzahl Löschvorgänge.

In welchen Anwendungen sind SRAM den DRAM vorzuziehen?

Erklären Sie warum, denn die Erklärung wird höher gewichtet!

SRAM => Low Power und Fast, da kein Kondensator mitaufgeladen werden muss
SRAM teurer da 6 FETs pro Bit

Für eine Anwendung, die sehr oft Daten in einen nicht-flüchtigen Speicher schreiben muss, stehen folgende drei Möglichkeiten zur Verfügung: Flash, EPROM und NVRAM (SRAM + Batterie).

Welche würden Sie wählen? Bitte Auswahl unbedingt begründen, denn die Begründung wird bewertet!

NVRAM da Flash und EPROM begrenzte Schreibzyklen haben, es muss aber auf Batterie geachtet werden

Welche der nachfolgenden Aussagen zu programmierbaren Bausteinen sind korrekt?


- ☐ FPGA sind um eine Matrix aufgebaut, die vorhersagbare Verzögerungszeiten ermöglicht.
- ☒ CPLD haben als interne Speicherelemente für die Konfiguration Flash.
- ☒ Makrozellen von programmierbaren Bausteinen erlauben die Implementierung einer disjunktiven Normalform.
- ☒ Mit FPGA kann man größere Logik erstellen als mit CPLD.

Geben Sie eine Anwendung an, in der ein CPLD einem FPGA vorzuziehen ist und eine Anwendung in der ein FPGA einem CPLD vorzuziehen ist.


CPLD => kleinere aber schnelle Logik-Schaltungen
FPGA => größere da für langsamere Logik-Schaltung

Welche der nachfolgenden Aussagen zu Moore und Mealy Automaten treffen zu?

- Moore: outputs depend only of states
- Mealy: outputs depend of states and inputs
- Mealy: less states, reacts faster on inputs
- Moore: safer (synchronous)



In der folgenden Darstellung ist ein Moore-Automat abgebildet (Diagramm und Transitionstabelle):



In welcher Zeile der Transitionstabelle ist gegenüber dem Diagramm ein Fehler?

4